Интернет-журнал "Домашняя лаборатория", 2007 №8
Шрифт:
Эта архитектура проста, имеет выход с изменяющимся значением напряжения ZOUT, и изначально обеспечивает монотонный сигнал (даже если сопротивление одного из резисторов равно 0, OUTPUTN не может превышать OUTPUTN+1). Архитектура линейна, если все резисторы равны по значению, но может быть преднамеренно сделана нелинейной, если требуется нелинейный ЦАП. Так как в момент переключения работают только два коммутатора, эта архитектура обладает малым ложным сигналом (low-glitch). Ее главным недостатком является большое количество резисторов, требуемых для обеспечения высокой разрешающей способности, поэтому в качестве отдельного устройства она обычно не используется, но, как мы увидим позже, применяется в роли компонента более сложных структур ЦАП.
Существует аналогичный
В данном ЦАП, как только какой-либо резистор подключается к цепи, любые дальнейшие увеличения цифрового кода уже не могут его отключить. Таким образом, структура является изначально монотонной, независимо от погрешностей резисторов и, подобно предыдущему случаю, может быть сделана преднамеренно нелинейной там, где эта нелинейность требуется. Опять, как и в предыдущем случае, архитектура является редкостью, так как, если попытаться ее использовать для изготовления полного ЦАП, потребуется большое количество резисторов и коммутаторов. Но опять же она часто используется в качестве компонента в ЦАП более сложной структуры.
В отличие от делителя Кельвина, этот тип ЦАП не имеет уникального названия, хотя оба типа упомянуты как полно-декодирующие (fully decoded) ЦАП, ЦАП типа "столбик термометра" (thermometer) или строковые (string) ЦАП.
Полно-декодирующие ЦАП часто используются как компоненты более сложных ЦАП. Наиболее популярными являются сегментные ЦАП, где часть выходного сигнала полнодекодирующего ЦАП в дальнейшем вновь поступает на делитель. Данная структура используется потому, что полно-декодирующий ЦАП изначально монотонен, так что, если последующий делитель тоже монотонен, в целом является таковым же и результирующий ЦАП.
В сегментных ЦАП с выходом по напряжению (рис. 4.3) сигнал подается с одного из резисторов делителя Кельвина на новый делитель Кельвина (в этом случае полная структура известна как "делитель Кельвина-Варлея") или на ЦАП какой-либо другой структуры.
Во всех ЦАП выходной сигнал представляет собой результат комбинации опорного напряжения и цифрового кода. В этом смысле все ЦАП являются перемножающими, но многие из них хорошо работают только в ограниченном диапазоне Vref. Настоящие перемножающие ЦАП (MDAC) ориентированы на работы в широком диапазоне Vref. Строгое определение перемножающего ЦАП требует, чтобы его диапазон опорного напряжения включал 0 В, и многие схемы, особенно лестничного типа с токовым режимом и с переключателями CMOS, допускают положительное, отрицательное и переменное значение Vref. ЦАП, которые не работают при значении Vref = 0 В, тоже полезны, и их типы, допускающие изменение значения Vref в пропорции 10:1 или около того, часто относят к перемножающим ЦАП (MDAC), хотя более точно их можно было бы назвать полуперемножающими ЦАП.
Архитектуры ЦАП с малыми искажениями
Из-за акцента, делаемого в системах связи на ЦАП прямого цифрового синтеза (DDS) с высоким SFDR, было положено много сил на определение оптимальной архитектуры ЦАП. Фактически, все высокоскоростные ЦАП с малыми искажениями используют некоторый вид режима токовой коммутации без ненасыщения. Как описано выше, прямой двоичный ЦАП с одним токовым ключом на разряд дает кодозависимые ложные сигналы и, конечно, не является наиболее оптимальной архитектурой (рис. 4.4).ЦАП с одним токовым источником на кодовый уровень не имеет кодозависимых ложных сигналов, но не практичен в реализации, когда требуется достижение высокой разрешающей способности. Тем не менее, эта характеристика может быть улучшена, если декодировать несколько первых старших разрядов (MSB) в код "термометра" при одном токовом ключе на уровень. Например, 5-разрядный ЦАП-"термометр" имел бы архитектуру, подобную представленной на рис. 4.5.
Здесь входное двоичное слово фиксируется триггером и затем декодируется на один из 31 возможных выходов, которые управляют вторым триггером. Выход второго триггера управляет 31 токовым ключом с одинаковым весом, выходные сигналы которых складываются вместе. Эта схема эффективно устраняет почти всякую зависимость выходного кода от ложного сигнала. Остаточный ложный сигнал на выходе одинаков и не зависит от изменения входного кода, то есть он кодонезависимый, и может подлежать фильтрации,
поскольку появляется на частоте преобразования ЦАП и ее гармониках. Причинами искажений, связанных с полнодекодирующей архитектурой, являются, прежде всего, асимметричный выходной поворот (slewing), конечное время включения и выключения ключей и интегральная нелинейность.Очевидным недостатком этого типа ЦАП является большое количество триггеров и ключей, требуемых для создания 14-, 12-, 10- или даже 8-разрядного ЦАП. Но, если эта методика используется на пяти старших битах 8-, 10-, 12- или 14-разрядного ЦАП, возможно существенное сокращение кодозависимости ложного сигнала. Этот процесс называется сегментацией и весьма обычен в ЦАП с низкими искажениями.
На рис. 4.6 представлена схема, посредством которой первые пять разрядов 10-разрядного ЦАП декодируются, как описано выше, и управляют 31 ключом с одинаковым весом. Последние пять разрядов получены посредством использования двоично взвешенных источников тока. Сигналы от источников тока с одинаковым весом, подаваемые на лестничную резисторную схему R/2R, могли бы использоваться для получения младших разрядов (LSB), но этот подход требует наличия тонкопленочных резисторов, в общем случае недоступных для дешевого CMOS процесса. Кроме того, использование R/2R схем понижает выходное сопротивление ЦАП, так как требует большего управляющего тока при том же напряжении и фиксированном нагрузочном сопротивлении.
В 14-разрядном ЦАП AD9772 (TxDAC™) с быстродействием 150 MSPS используется три секции сегментации, показанных на рис. 4.7. В других представителях семейства AD977x и AD985x используется такой же принцип.
Первые пять разрядов (MSB) полностью декодируются и управляют 31 токовым ключом с одинаковым весом, каждый из которых является источником для 512 уровней, соответствующих младшим разрядам. Следующие четыре разряда декодируются в 15 сигналов. Они управляют 15 токовыми ключами, каждый из которых является источником для 32 уровней, соответствующих следующим разрядам. Пять младших разрядов хранятся триггером и управляют традиционным двоичным взвешивающим ЦАП с одним разрядом на выход. Для реализации этой архитектуры требуется 51 токовый ключ и 51 триггер.
В основе ячейки токового ключа лежит дифференциальная МОП (PMOS) транзисторная пара, показанная на рис. 4.8.
Дифференциальные пары управляются низковольтной логикой, минимизирующей время переходных процессов при коммутации и временной сдвиг. Выходы ЦАП являются симметричными дифференциальными токовыми выходами, которые обеспечивают минимизацию искажений четного порядка (особенно в случаях, когда выход ЦАП управляет устройством с дифференциальным входом, таким как трансформатор или операционный усилитель — преобразователь тока в напряжение).
Полная архитектура семейств AD977x TxDAC™ и AD985x-DDS является превосходным компромиссом в соотношении энергопотребление/производительность и позволяет реализовать полную функцию ЦАП на базе стандартного CMOS-процесса без тонкопленочных резисторов. Работа с однополярным источником питания +3,3 В или +5 В делает устройства чрезвычайно привлекательными для переносных и маломощных приложений.
Логика ЦАП
Самые ранние монолитные ЦАП содержали небольшую, если таковая вообще была, логическую схему, и параллельные данные должны были накапливаться на цифровом входе, чтобы сформировать аналоговый выходной сигнал. Сегодня почти все ЦАП имеют входные элементы фиксации состояния (триггеры, latches) и записывают данные только один раз, без процедуры накопления.
Существует многочисленные разновидности входных структур ЦАП, которые не будут обсуждаться здесь, но в большинстве своем сегодня преобладают устройства "с двойной буферизацией". ЦАП с двойной буферизацией имеет два набора триггеров. Данные первоначально хранятся (защелкиваются) в первом наборе и впоследствии передаются на второй, как показано на рис. 4.9. Существует три причины, по которым это компоновка представляется выгодной.
Первая — это то, что она позволяет вводить данные в ЦАП многими различными способами. ЦАП без триггера или с одним триггером должен быть заполнен сразу по всем разрядам, так как иначе его выходной сигнал в течение загрузки может сильно отличаться от тех значений, которые были до преобразования и появятся после преобразования. С другой стороны, ЦАП с двойной буферизацией может быть загружен параллельными данными, последовательными данными, 4-разрядными или 8-разрядными словами или чем-то подобным, и выход его остается неизменным до тех пор, пока новые данные полностью не загрузятся, и на ЦАП не поступит команда модификации выходных данных.