Разработка устройств на основе цифровых сигнальных процессоров фирмы Analog Devices с использованием Visual DSP++
Шрифт:
Внутри процессора производится аппаратное умножение внешней частоты, которая затем используется для синхронизации процессора. Внутренняя частота процессора будет составлять 40 МГц, а длительность выполнения команд 25 нс. Внутренняя частота выводится также на CLKOUT процессора и может быть использована для синхронизации других микросхем, подключаемых к процессору.
Временная диаграмма сигналов синхронизации показана на рис. 3.2, а допустимые параметры этих сигналов приведены в табл. 3.1.
Рис. 3.2. Временная диаграмма сигналов синхронизации
Таблица 3.1 Допустимые параметры сигналов синхронизации процессора
| Параметр | Минимум | Максимум | Единица измерения |
|---|---|---|---|
| Сигналы синхронизации | |||
| Требуемые длительности: | |||
| tCKI | 50 | 150 | нс |
| tCKIL | 20 | нс | |
| tCKIH | 20 | нс | |
| Характеристика переключения: | |||
| tCKL | 0,5tCK– 7 | нс | |
| tCKH | 0,5tCK– 7 | нс | |
| tCKOH | 0 | 20 | нс |
tCK= 0,5*tCKI
При
Таблица 3.2 Характеристики сигнальных процессоров
| Заводская маркировка | Рабочий температурный диапазон, °С | Максимальная тактовая частота, МГц | Тип корпуса | Условное обозначение корпуса |
|---|---|---|---|---|
| ADSP-2181KST-115 | 0…+70 | 28,8 | TQFP-128* | ST-128 |
| ADSP-2181BST-115 | – 40…+85 | 28,8 | TQFP-128 | ST-128 |
| ADSP-2181KS-115 | 0…+70 | 28,8 | PQFP-128** | S-128 |
| ADSP-2181BS-115 | – 40…+85 | 28,8 | PQFP-128 | S-128 |
| ADSP-2181KST-133 | 0…+70 | 33,3 | TQFP-128 | ST-128 |
| ADSP-2181BST-133 | – 40…+85 | 33,3 | TQFP-128 | ST-128 |
| ADSP-2181KS-133 | 0…+70 | 33,3 | PQFP-128 | S-128 |
| ADSP-2181BS-133 | – 40…+85 | 33,3 | PQFP-128 | S-128 |
| ADSP-2181KST-160 | 0…+70 | 40 | TQFP-128 | ST-128 |
| ADSP-2181 KS-160 | 0…+70 | 40 | PQFP-128 | S-128 |
* TQFP — Plastic Thin Quad Flatpack (пластиковый тонкий четырехугольный плоский корпус).
** PQFP — Plastic Quad Flatpack (пластиковый четырехугольный плоский корпус).
В нашем случае использован процессор ADSP-2181KS-133 в корпусе PQFP-128, как получивший большое распространение и легко доступный. В табл. 3.3 приведено соответствие выводов корпуса этого процессора его сигналам.
Таблица 3.3 Соответствие выводов корпуса сигналам процессора
| Вывод | Сигнал | Вывод | Сигнал | Вывод | Сигнал | Вывод | Сигнал |
|---|---|---|---|---|---|---|---|
| 1 | PF0 | 33 | PWD | 65 | EBR | 97 | D23 |
| 2 | WR | 34 | IRQ2 | 66 | BR | 98 | GND |
| 3 | RD | 35 | BMODE | 67 | EBG | 99 | IWR |
| 4 | IOMS | 36 | PWDACK | 68 | BG | 100 | IRD |
| 5 | BMS | 37 | IACK | 69 | VDD | 101 | IAD15 |
| 6 | DMS | 38 | BGH | 70 | DO | 102 | IAD14 |
| 7 | CMS | 39 | VDD | 71 | D1 | 103 | IAD13 |
| 8 | GND | 40 | GND | 72 | D2 | 104 | IAD12 |
| 9 | VDD | 41 | IRQL0 | 73 | D3 | 105 | IAD11 |
| 10 | PMS | 42 | IRQL1 | 74 | D4 | 106 | IAD10 |
| 11 | А0 | 43 | FLO | 75 | GND | 107 | IAD9 |
| 12 | A1 | 44 | FL1 | 76 | D5 | 108 | IAD8 |
| 13 | A2 | 45 | FL2 | 77 | D6 | 109 | IAD7 |
| 14 | A3 | 46 | DT0 | 78 | D7 | 110 | IAD6 |
| 15 | A4 | 47 | TFS0 | 79 | D8 | 111 | VDD |
| 16 | A5 | 48 | RFS0 | 80 | D9 | 112 | GND |
| 17 | A6 | 49 | DR0 | 81 | D10 | 113 | IAD5 |
| 18 | A7 | 50 | SCLK0 | 82 | D11 | 114 | IAD4 |
| 19 | XTAL | 51 | DT1/FO | 83 | D12 | 115 | IAD3 |
| 20 | CLKIN | 52 | TFS1/IRQ1 | 84 | D13 | 116 | IAD2 |
| 21 | GND | 53 | RFS1/IRQ0 | 85 | D14 | 117 | IAD1 |
| 22 | CLKOUT | 54 | GND | 86 | GND | 118 | IAD0 |
| 23 | GND | 55 | DR1/FI | 87 | VDD | 119 | PF7 |
| 24 | VDD | 56 | SCLK1 | 88 | GND | 120 | PF6 |
| 25 | A8 | 57 | ERESET | 89 | D15 | 121 | PF5 |
| 26 | A9 | 58 | RESET | 90 | D16 | 122 | PF4 |
| 27 | A10 | 59 | EMS | 91 | D17 | 123 | GND |
| 28 | A11 | 60 | ЕЕ | 92 | D18 | 124 | IS |
| 29 | A12 | 61 | ECLK | 93 | D19 | 125 | IAL |
| 30 | А13 | 62 | ELOUT | 94 | D20 | 126 | PF3 |
| 31 | IRQE | 63 | ELIN | 95 | D21 | 127 | PF2 |
| 32 | MMAP | 64 | EINT | 96 | D22 | 128 | PF1 |
Сигнал -RESET
обеспечивает сброс процессора в исходное состояние. Этот сигнал должен находиться в активном низкоуровневом состоянии при включении и перезагрузке процессора в течение не менее пяти тактовых периодов внешней синхронизации процессора. Обычно для надежного сброса процессора этот сигнал удерживается в активном состоянии не менее нескольких микросекунд. Формирование сигнала сброса в схеме возможно от любого из двух источников. Первый источник этого сигнала реализован на зарядной цепочке R1, CP1. В момент подачи питания на схему, конденсатор CP1 разряжен и на нем удерживается низкий потенциал в течении времени его заряда, достаточного для приведения процессора в исходное состояние. Диод VD1 обеспечивает быстрый разряд этого конденсатора в момент отключения или кратковременного пропадания питания. Кнопка SB4 предназначена для принудительного сброса процессора вручную. Резистор R2 ограничивает ток разряда, предохраняя контакты кнопки от образования искр, и устраняет дребезг контактов совместно с конденсатором CP1. Вторым источником сигнала сброса является сигнал — RESI с разъема XU1, который буферизуется шинным повторителем D4.1 и поступает на микросхему D6. С помощью элементов D6.3 и D6.4 оба сигнала объединяются в один сигнал сброса процессора в инверсном (-RESET) и неинверсном виде (RESET). Наличие неинверсного сигнала требуется для сброса других микросхем с активным высокоуровневым входом сброса.Сигнал -ERESET и сигналы на выводах 59…65 и 67 процессора предназначены для подключения к нему специального аппаратного эмулятора EZ-ICE, который можно приобрести через представителей фирмы Analog Device в России. Выводы эмулятора подключены к разъему XEZ в соответствии с рекомендациями по применению данного сигнального процессора. Однако на практике вполне можно обходиться и без этого эмулятора.
Следующая группа сигналов -IRQL0, -IRQL1, -IRQ2 и -IRQE отвечает за передачу процессору внешних прерываний. В качестве источников прерываний могут выступать различные микросхемы, датчики, кнопки и т.п. Так, к сигнальному выводу -IRQE подключена кнопка SB5 через цепочку устранения дребезга контактов R22 и CP4. Резистор R23 предназначен для удержания сигнала прерывания в пассивном состоянии. В дальнейшем с ее помощью можно будет принудительно вызывать прерывание процессора при необходимости.
Следующие три сигнала обеспечивают запрос и предоставление внешней шины процессора другим внешним устройствам. На схеме сигнал запроса шины -BR используется только при подключении к схеме эмулятора EZ-ICE и подключен к разъему XEZ. Этот сигнал подтянут к шине питания для приведения его в пассивное состояние. Выходной сигнал -BG, подтверждающий предоставление шины процессором, также подключен к разъему XEZ. Сигнал -BGH не используется и остается не подключенным.
Далее следует группа важных сигналов порта прямого доступа к памяти процессора. Это шестнадцать мультиплексированных сигналов шины адреса данных IAD0–IAD15 и сигналы управления IACK, -IWR, -IRD, -IS, IAL. Данный порт можно использовать для загрузки программ и данных во внутреннюю память процессора и, кроме того, читать содержимое памяти процессора во время его работы. Это позволяет обходиться без эмулятора EZ-ICE, облегчает отладку программ и дает большую гибкость при разработке многопроцессорных схем. На схеме все эти сигналы подключены через буферные микросхемы D2, D3, D4.1, D5.1, D5.5 и D5.5 к внешнему разъему XU1. В дальнейшем мы рассмотрим специальный адаптер, который позволит нам оперативно загружать программы в процессор, читать и записывать данные в его память и окажет большую помощь в изучении самого процессора и освоении его системы команд и способов программирования. Цепочка элементов R4 и C11 фильтрует высокочастотные импульсы, проникающие на чувствительный вход IAL процессора, обеспечивая тем самым повышенную помехозащищенность. Резисторные сборки RN1 и RN2 подтягивают сигналы порта IDMA и прерываний к высокому пассивному уровню.
Следующие две группы сигналов последовательных портов SPORT0 и SPORT1 обеспечивают работу с последовательными устройствами. К порту SPORT0 в схеме подключен кодек DA1 типа MC14LC5480, который содержит в себе кодер и декодер с фильтрами и компандер. В отличие от аналого-цифрового и цифро-аналогового преобразователей, он отличается тем, что выполняет преобразование сигналов по А-типу или μ-типу. Фактически оба эти типа преобразования являются аппроксимацией логарифмической функции с различной степенью приближения. Они активно применяются в телекоммуникационных системах для цифрового преобразования и сжатия информации с максимальным сохранением соотношения сигнал-шум. Для этого аналоговые сигналы малой амплитуды дискретизируются чаще. Для сжатия цифровой информации используется функция компандирования, встроенная в кодек и сигнальный процессор. С помощью этой функции производится прямое и обратное преобразование 13- или 14-разрядных слов в 8-разрядные, за счет нелинейного прореживания. В цифровых каналах связи используются именно такие 8-битные данные. Для нормальной работы кодеку необходимы сигналы синхронизации и кадровые стробы приемника и передатчика. Эти сигналы формируются портом SPORT0 на выводах SCLK0, RFS0 и TFS0 соответственно. Все перечисленные сигналы синхронизации и стробов программируются в процессоре по направлению, частоте, длительности и фазовому сдвигу. Цифровые данные приемника и передатчика порта транслируются на кодек по сигнальным выводам DR0 и DT0 соответственно. Помимо перечисленных узлов, кодек содержит в себе операционные усилители и источник опорного напряжения для смещения напряжения на входах усилителей относительно нулевого потенциала. Аналоговый сигнал на кодек заведен с разъема XIN типа тюльпан, через развязывающий конденсатор C16.
Стабилитроны VS1 и VS2 защищают вход кодека от сигналов большой амплитуды. Резисторы R9 и R10 определяют коэффициент усиления входного сигнала. Опорное напряжение подведено к неинверсному входу кодека через резистор R12. Цепочка R11-C17 корректирует смещение по высоким частотам. Конденсатор C18 является фильтрующим. Оцифрованный сигнал поступает в процессор на вход DR0 для обработки или цифровой записи. В свою очередь, процессор посылает в кодек цифровые сигналы для последующего их преобразования в аналоговый сигнал. После цифро-аналогового преобразования сигнала DT0 от процессора выходной аналоговый сигнал с кодека поступает через ограничительный резистор R14 на разъем XOUT. Кроме того, этот же сигнал поступает на низкочастотный усилитель, выполненный на транзисторах VT1 и VT2. В нагрузку усилителя, через развязывающий конденсатор CR3, включена миниатюрная динамическая головка BA1. Она позволит прослушивать сигналы, генерируемые процессором через кодек. Резисторы R13 и R16 определяют коэффициент усиления всего каскада, а резистор R15 обеспечивает необходимое смещение на базах транзисторов.