Искусство схемотехники. Том 2 (Изд.4-е)
Шрифт:
9.02. Входные и выходные характеристики
Семейства цифровой логики проектируются таким образом, чтобы выход кристалла был способен работать на большое число входов элементов того же семейства. Типовой коэффициент разветвления по выходу равен 10; это означает, что к выходу вентиля или триггера можно подключить до 10 входов и элемент будет правильно работать. Другими словами, в обычной практике проектирования цифровых схем можно обойтись без каких-либо сведений об электрических параметрах используемого вами кристалла при условии, что ваша схема состоит только из элементов цифровой логики, работающих также на элементы цифровой логики того же типа. Практически это означает, что вы можете особенно не думать о реальных процессах, происходящих на логических входах и выходах. Однако если вы пытаетесь подключить цифровую схему к внешним источникам сигналов (цифровых или аналоговых) или используете цифровые схемы для запуска других приборов, вы должны иметь представление
Входные характеристики. Графики, приведенные на рис. 9.3, демонстрируют основные свойства КМОП- и ТТЛ-входов — входной ток и выходное напряжение (для инвертора) как функции входного напряжения. На графиках мы несколько расширили диапазон входных напряжений по сравнению с принятым в цифровых схемах, поскольку при сопряжении легко могут возникнуть ситуации, когда входные сигналы будут превышать напряжение источника питания. Как следует из графиков, и КМОП-логика и ТТЛ нормально работают при подключении вывода питания отрицательной полярности к земле.
Рис. 9.3. Характеристики логических вентилей, а — входной ток; б — передаточная характеристика.
При подаче на ТТЛ-вход низкого уровня он работает как источник тока заметной величины, а при подаче высокого уровня — как нагрузка, потребляющая небольшой ток (типовой — несколько мкА; никогда не превышает 20 мкА). Для управления ТТЛ-входом вы должны обеспечить отвод тока порядка 1 мА (точные значения приведены в табл. 9.1), поддерживая напряжение на входе на уровне менее 0,4 В. Несоблюдение этого условия может привести к неправильной работе схемы при сопряжении! Для входных напряжений ниже уровня земли ТТЛ-вход ведет себя как фиксирующий диод, включенный на землю; при напряжениях выше +5 В ток определяется напряжением пробоя диода (LS, F) или перехода база-эмиттер (ALS, AS) с напряжением пробоя около 10 В.
Типичное значение входного порога ТТЛ составляет примерно +1,3 В, хотя по техническим условиям он может находиться между +0,8 и +2,0 В. ТТЛ-вентили с триггерами Шмитта на входе (`13, `14, `132) имеют гистерезис +0,4 В; при графическом изображении они помечаются символом гистерезиса (см. например, рис. 9.9). Напряжение питания Uпит (обычно его обозначают UKK) составляет +5,0 В +5 %.
Входы КМОП-элементов при входных напряжениях от уровня земли до напряжения питания не потребляют ток (за исключением тока утечки, типовое значение которого составляет 10– 5 мкА). Для напряжений выше диапазона напряжений питания входы ведут себя как два фиксирующих диода, подключенных к положительному полюсу источника питания и к земле (рис. 9.1). Кратковременный ток через эти диоды, превышающий примерно 10 мА, переводит многие КМОП-приборы в состояние тиристорного «защелкивания» (см. разд. 8.35; новейшие схемы противостоят более высоким токам и обладают иммунитетом к этой «болезни»; например на входы семейств НС и НСТ можно подавать на 1,5 В выше напряжения питания без нарушения функционирования или разрушения прибора). Это — те знаменитые диоды для защиты входов, без которых КМОП-элементы были бы чрезвычайно подвержены разрушениям от статического электричества при ручных манипуляциях (они и так все еще довольно нежны). Типовое значение порога для семейств 4000В, 74С, 74НС и 74АС составляет половину напряжения питания, но он может колебаться от 1/3 до 2/3U+ (U+ обычно называют UCC); для 74НСТ и 74АСТ типовой порог равен примерно 1,5 В для обеспечения совместимости с ТТЛ. Как и в ТТЛ, существуют КМОП-вентили с триггерами Шмитта на входе. Напряжение питания КМОП-логики составляет от +2 до +6 В для НС, АС, +5 В +10 % для НСТ и ACT, и от +3 до +18 В для 4000В и 74С.
Выходные характеристики. Выходной узел ТТЛ представляет собой npn– транзистор, подключенный к земле, и npn– повторитель (или схема Дарлингтона), подключенный к U+ с резистором, ограничивающим ток, в коллекторе. Один транзистор насыщен, другой выключен. В результате ТТЛ-элемент может отводить большой ток на землю (8 мА для 74LS, 24 мА для 74F) при небольшом падении напряжения и способен отдавать по меньшей мере несколько миллиампер при высоком выходном уровне (около +3,5 В). Выходная схема проектируется таким образом, чтобы можно было подключить до 10 ТТЛ-входов.
Выходная схема КМОП-логики представляет
собой двухтактную пару комплементарных МОП-транзисторов; один включен, другой выключен (рис. 9.1). Выход ведет себя как rоткр МОП-транзистора, подключенное к земле или к U+, если напряжение на нем находится в пределах 1 В относительно шины питания, или как источник тока, если вы отбираете такой большой ток, что напряжение на выходе отличается на 1:2 В от напряжения на шинах питания.Типовое значение rоткр составляет от 200 Ом до 1 КОм для 4000В/74С, 50 Ом — для 74НС(Т) и 10 Ом для 74АС(Т). Выходные характеристики КМОП и ТТЛ показаны на рис. 9.4.
Рис. 9.4. Выходная характеристика логического вентиля.
На рисунке мы изобразили типовое выходное напряжение для обоих состояний выхода — ВЫСОКОГО и НИЗКОГО в зависимости от входного тока. Для упрощения графиков входной ток везде показан положительным. Заметьте, что выходы КМОП-элементов, если они не сильно нагружены, подключаются либо к U+, либо к земле, обеспечивая полный размах выходного напряжения; при подключении только КМОП-нагрузок (нулевой статический ток) размах составляет полное напряжение на шинах питания.
Для сравнения отметим, что типовое значение ТТЛ-уровней составляет 50:200 мВ (НИЗКИЙ) или +3,5 В (ВЫСОКИЙ) при условии подключения в качестве нагрузки других ТТЛ-элементов. Подключение нагрузочного резистора (рассматривается ниже) доводит высокий ТТЛ-уровень до +5 В.
9.03. Сопряжение логических семейств
Поскольку существуют ситуации, когда вам приходится смешивать различные типы логических семейств, важно знать, каким образом можно обеспечить «общение» различных семейств друг с другом. Например, многие представляющие интерес кристаллы БИС созданы на основе n– МОП-технологии с ТТЛ-совместимыми выходными уровнями (ВЫСОКИЙ — около +3 В), но их нельзя сразу же подключать к 74НС. Другой пример, вам захотелось использовать превосходную серию счетчиков 14С9хх в существующей схеме, построенной на 74LS. Или вам понадобилась 5-вольтовая логика по периферии 12-вольтовой КМОП-системы для того, чтобы обеспечить соединение с внешними ТТЛ-совместимыми сигналами, или для питания кабелей.
Воспрепятствовать сочетанию какой-либо логической пары кристаллов могут только 3 вещи: а) несовместимость входных логических уровней; б) возможности выходного формирователя и в) напряжение питания. Чтобы не утомлять вас страницами объяснений, что работает а что-нет, мы свели проблему сопряжения к табл. 9.2. Предпримем по ней краткое путешествие.
ТТЛ использует напряжение питания +5 В и обычно выдает высокий уровень всего около +3,5 В; она обладает хорошим низким уровнем-почти до земли. Таким образом, ее можно подключить к логике с низким значением порога, т. е. к ТТЛ, НСТ, ACT и n– МОП (в которых заранее закладывается совместимость). Для того чтобы управлять НС, АС и 4000В/74С, работающие при 5 В, вам понадобится полный перепад до +5 В. Это вы можете сделать с помощью резисторной подвески к +5 В или вставляя буфер НСТ (напомним, что НСТ и ACT имеют выходы с полным перепадом).
Если вы используете подвеску, учтите, что значение резистора определяется компромиссом — чем меньше, тем быстрее, но при большей мощности. Обычно выбирают 4,7 КОм. Резистор подвески подтягивает высокий выходной уровень ТТЛ к +5 В, хотя последняя часть волны подъема (во время которой резистор и делает всю работу) довольно медленная. Для того чтобы управлять высоковольтной КМОП-логикой, используйте преобразователь уровней типа 40109, 14504 или LCT1045; они очень медленные, ну и пусть, ведь вы же все равно пытаетесь управлять медленной КМОП-логикой. n– МОП-выходы похожи на ТТЛ, но в общем случае обладают меньшей нагрузочной способностью. Можете использовать, таким образом, те же средства сопряжения.
Выходы всех КМОП-семейств обладают перепадом, равным напряжению питания. Это означает, что вы можете непосредственно подключать 5-вольтовую КМОП-логику к ТТЛ, n– МОП- и 5-вольтовой КМОП-логике. Учтите, однако, что КМОП старого типа (4000В/74С) имеют слабый выход при работе от 5 В (ток отвода 0,5 мА) и полностью теряют свою способность управлять ТТЛ. Для этих семейств используйте транслятор уровней для управления высоковольтной КМОП-логикой.
Превосходным решением задачи сопряжения КМОП-ТТЛ/n– МОП является использование КМОП при уменьшенном напряжении питания; по стандарту JEDEC Standard № 8 напряжение питания составляет +3,3 В, при этом входной порог располагается вблизи обычного ТТЛ-порога 1,4 В. Таким образом, ТТЛ может непосредственно управлять НС/АС при питании 3,3 В и наоборот. В качестве дополнительного вознаграждения работа при 3,3 В снижает динамическую мощность потребления (см. разд. 8.10, 14.16 и рис. 8.18 и рис. 14.38) на 55 % относительно мощности при 5 В при увеличении задержек распространения почти на 40 %. Учтите, однако, что вы не можете подключать (и в том и в другом направлении) 3,3-вольтовую КМОП к другим КМОП, работающим при 5 В.